• 會員中心
  • 訂閱管理
  • 常見問題
  • 登出

聯電與益華電腦開發認證新解決方案 助聚睿完成5G射頻晶片設計

本文共875字

聯合報 記者簡永祥/台北即時報導

聯華(2303)(2303)今日與全球電子設計創新領導廠商益華電腦(Cadence)宣布,雙方合作經認證的毫米波參考流程,成功協助亞洲射頻IP設計的領導廠商聚睿電子,在聯電28HPC+ 製程技術以及Cadence射頻(RF)解決方案的架構下,達成低噪音放大器 (LNA) IC一次完成矽晶設計的非凡成果。

聯電表示,經驗證的28HPC+解決方案非常適合生產應用於高速毫米波設備的晶片,並支援高達 110GHz的電路設計應用,例如聚睿的低噪音放大器設計,可提供精確的矽製程模型。

推薦

聯電進一步指出,Cadence Virtuoso RF解決方案,結合了多個電磁(EM)求解器,使聚睿電子能夠獲得精確的矽製程結果,讓聚睿電子大幅度減少從電路布局設計到布局後模擬驗證所需的設計周期。

Cadence多物理系統分析研發副總裁顧鑫(Ben Gu)表示,「我們與聯電密切合作推出經認證的毫米波流程,協助聚睿電子實現了優異的設計成果,此設計流程包括我們領先業界的 Virtuoso RF 解決方案,尤其是EMX 3D Planar Solver 電磁模擬解決方案更是取得了非凡成果。此外,Cadence 晶圓客戶支援團隊全力以赴,以確保在聚睿電子等客戶運用聯電 28 奈米製程時,我們的創新流程可為其創造巨大的價值。這是多方合作下首次通過矽認證的電路設計,我們期待共同開展更多項目,並協助其設計成功。」

聚睿執行長郭秉捷表示:「EMX的電磁模型模擬,結合Cadence Quantus 萃取解決方案的寄生參數萃取資訊,共同整合在 Virtuoso RF 解決方案的單一環境中,使布局後模擬更有效率。此外,晶片數據更驗證了聯電的毫米波模型和Cadence射頻解決方案的準確性。」

聯電元件技術開發及設計支援副總經理鄭子銘表示,藉由聚睿等客戶的成功案例可看出,聯電與Cadence 共同開發的全面毫米波參考流程,讓RF設計變得更快、更容易。與 Cadence 的合作成功使聚睿電子設計出準確又創新的 LNA,成就聚睿電子傲人的晶片效能,期待未來聯電的毫米波製程平台能為客戶創造更多的成功案例。

聯電與益華電腦共同開發認證的毫米波參考流程,協助聚睿電子完成LNA晶片設計。圖為...
聯電與益華電腦共同開發認證的毫米波參考流程,協助聚睿電子完成LNA晶片設計。圖為聯電竹科總部。圖/聯合報系資料照片

※ 歡迎用「轉貼」或「分享」的方式轉傳文章連結;未經授權,請勿複製轉貼文章內容

延伸閱讀

上一篇
數位部:加入國際標準組織FIDO聯盟 不需重複繳會費
下一篇
台塑四寶展望 Q1逐月成長
數位訂閱|彭博

相關

熱門

看更多

看更多

留言

完成

成功收藏,前往會員中心查看!